

ASIC oder COT?

Jede Kombination ist möglich

Toshiba Electronics hat vor kurzem eine hybride Methodik für 130- und 65-nm-HF-Designs vorgestellt, bei der der COT- und der ASIC-Ansatz kombiniert sind. Dieser Ansatz kann aber auch für ganz andere Produkte genutzt werden.

»Ein "hybrider Ansatz" beschränkt sich natürlich nicht nur auf HF-Anwendungen, sondern grundsätzlich eignet er sich für alle Produkte, bei denen Full-Custom-Blöcke auf Kundenseite entwickelt werden sollen oder müssen«, erläutert Rainer Käse, Senior Manager in der Customer SoC Unit bei Toshiba Electronics, den Grundgedanken des hybriden Geschäftsmodells. Das kann beispielsweise bei Frontend-Blöcken für die drahtgebundene Kommunikation (Powerline, "any-wire", SerDes für Hochgeschwindigkeitsübertragungen usw.) der Fall sein. Aber auch bei speziellen digitalen Strukturen im Kernbereich eines SoCs kann dieser Ansatz von Vorteil sein, und zwar genau dann, wenn diese Strukturen durch den Full-Custom-Ansatz entweder erst ermöglicht werden oder durch ein Full-Custom-Design schneller und/oder kleiner und/oder verlustleistungärmer werden können. In diesem Zusammenhang verweist Käse als Beispiel auf programmierbare Datenpfadprozessoren oder FPGAs. Grundsätzlich ist das hybride Modell ein effizienter Ansatz, wenn die entscheidende Kernkompetenz des Kunden im Bereich dieser IPs liegt.

Laut Käse waren diese Kunden bisher gezwungen, das COT-Modell einer Foundry zu verwenden, um ihre Kernkompetenz einzubringen. Denn nur in diesem Fall konnten sie ihre Kompetenzblöcke selber entwickeln. »Dafür mussten sie aber auch alle weiteren allseits bekannten Nachteile des COT-Modells in Kauf nehmen.« Das mag für 180-nm-Prozesstechnologien noch geklappt haben. Aber mit kleineren Prozessen sind laut Käse die Investitionen in Bibliotheken, IP, Tools, Operations (Qualifikation, Logistik, Quality&Reliability, Failure return usw) mittlerweile so groß, dass das klassische COT/Foundry-Modell eigentlich nur für wenige sehr große

fabless ASSP-Firmen oder für Fab-lite IDMs in Betracht kommt. Dabei ist das Risiko, das mit solchen Designs verbunden ist, noch gar nicht in Betracht gezogen.

Speziell wenn es um Startups geht, bezweifelt Käse, dass dieses Modell noch länger Gültigkeit haben wird. Denn er hält es für sehr unwahrscheinlich, dass ein Venture Capital Geber »in Zukunft noch über 100 Mio. Dollar investieren wird, damit ein Startup in zwei bis drei Jahren sein Produkt von der Idee in die Massenproduktion überführt«, so Käse. Seiner Aussage nach fließt von diesen 100 Mio. Dollar ein nennenswerter Anteil in Layout Tooling/Service, IPs und speziell in den Aufbau von Implementierungs- und Operations-Erfahrungen, also alles Bereiche, mit denen sich eine Startup-Firma nicht differenzieren kann. Käse folgert: »Ein Modell, bei dem das Startup und sein Wagniskapitalgeber einen Festpreis an einen erfahrenen Partner zahlt, der alle Services und Aktivitäten übernimmt, die nicht zur Kernkompetenz des Startups gehören, wird in Zukunft sicher an Bedeutung gewinnen.«

Will ein Unternehmen ein hybrides Modell anbieten, so haben aus der Sicht von Käse Firmen wie Toshiba den Vorteil, dass sie sowohl Foundry als auch IDM sind. Denn damit können sie ihre Erfahrungen als Foundry-Anbieter mit denen des IDMs und ASSP-Herstellers verknüpfen. Damit seien einerseits sehr attraktive Volumenpreisen möglich, andererseits verfügen solche Unternehmen auch über Design-Kits und ein IP-Lineup, »die aufgrund der Erfahrung genau auf die Bedürfnisse der Kunden zurechtgeschnitten sind«, erklärt Käse.

Man mag einwenden, dass ein ASIC-Anbieter niemals komplett die Yield-Verantwortung für Teile eines Kundendesigns übernehmen

kann, die mit der Full-Custom-Methodik entwickelt wurden. Aber auch hier hat Toshiba technische und kommerzielle Lösungen gefunden, die dieses Problem umgehen. Käse: »Toshibas Erfahrung als IDM hilft, für jedes Projekt die beste Lösung zu entwickeln, das gilt im Übrigen auch für die Problematik des Testes. In den meisten Fällen kann der Massenproduktionstest auf digitalen Testern unter Zuhilfenahme von Konzepten wie BIST, Loopback durchgeführt werden. Für weitergehende Anforderungen stellt Toshiba auch analoge und HF-Test-Kapazitäten zur Verfügung, oder erlaubt dem Kunden, seine eigene Testumgebung zu verwenden.«



Rainer Käse, Toshiba Electronics

» Wann immer die entscheidende Kernkompetenz des Kunden im Bereich spezieller IPs liegt, ermöglicht erst das hybride Modell einen effizienten Ansatz. «

Kein klarer Trend erkennbar

Laut Käse sind in den Regionen derzeit unterschiedliche Trends bei Produkten in fortschrittlichen Technologien erkennbar. So dominiere in Japan ein eher klassisches ASIC-Modell. »In Europa und Nordamerika gehen die großen OEMs dazu über, nur noch Spezifikationen zu entwickeln. Sie erwarten von ASSP-Firmen die Entwicklung von Produkten, die vom OEM dann als ASSP eingekauft werden können.« Andererseits gibt es aber auch OEMs, die das Chipdesign in Zukunft selber durchführen wollen und in interne Design-Zentren investieren. Käse: »Es ist noch nicht absehbar, ob sich bei 28 und 20 nm einer dieser Ansätze durchsetzen wird. Was aber klar ist: Das Hybride Modell wird in jedem Falle notwendig sein.« (st)